学习笔记(二)



  • 学习笔记二

    ​ ——ADI技术指南合集第一版– 开关和基准源

    ​ 个人觉得原文已经够简洁了,把书过了一遍,从中摘取出部分内容只是为了一个大纲作用,遇到实际问题的时候看看笔记相应的内容在哪,然后去翻原文会更好。

    一、 基准电压源

    1. 简单的二极管基准电压源

    ​ 如下图所示,这种基准电压源结构简单,但是缺点也不少,其中包括,温度系数较高,为–0.3%/°C左右,对负载具有一定的敏感性,输出电压非常不灵活,而且仅支持600 mV跳变。

    0_1594561557584_简单的二极管基准电压源电路.png

    2. 带隙基准电压源

    ​ 基本电路图如下

    0_1594561661196_基本的带隙基准电压源.png

    ​ 带隙基准电压源可以避免齐纳二极管及噪声,工作电压很低,小于5 V。它们不但用于独立的IC基准电压源,同时还用在许多其他线性IC之中,如ADC和DAC。

    3. 嵌入式齐纳基准电压源

    ​ 嵌入式齐纳基准电压源具有极低的温度漂移,低至1-2 ppm/°C(AD588和AD586),最低噪声为满量程的百分比,即$100 nV/\sqrt{Hz}$或更低。不足方面,齐纳类基准电压源的工作电流通常相对较高,一般为几毫安。齐纳电压也相对较高,一般为5 V。这限制了其在低电压电路中的应用。

    0_1594561689687_简单表面齐纳与嵌入式齐纳.png

    4. XFET基准电压源

    ​ 该XFET基准电压源电路的基本拓扑结构如下图所示。J1和J2是两个JFET晶体管,构成基准电压源的核心。

    ​ XFET架构相对于带隙和嵌入式齐纳基准电压源,其性能有较大提升,尤其是在工作电流十分重要的系统之中,这类系统的漂移和噪声性能仍然必须非常突出。XFET的噪声水平低于工作于相同电流的带隙型双极性基准电压源,温度漂移低且呈线性,为3-8 ppm/°C(可在必要时轻松进行补偿);另外,该系列的迟滞也低于带隙类产品。在–40至+125°C的温度范围内,热滞较低,为50 ppm,还不到典型带隙器件的一半。最后,其长期稳定性极佳,一般仅为50 ppm/1000小时。

    0_1594561706497_XFET基准电压源的简化原理图.png

    ​ 下图总结了三种基准电压源架构的优势与不足:即带隙、嵌入式齐纳和XFET。

    0_1594561899563_基准电压源架构的特性.png

    5. 基准电压源的布局考虑

    ​ 下图展示的是一种串联型IC正基准电压源的典型原理图(采用8引脚封装,注意“(x)”编号表示相应功能的标准引脚)。

    0_1594561917370_基准电压源标准原理图.png

    ​ 所有基准电压源都应在输入引脚(2)上使用去耦电容,但输出(引脚6)中的去耦量(若有)取决于基准电压源的输出运算放大器在容性负载下的稳定性。简言之,容性负载并无固定不变的规则。即使输出电容是可选的,仍有可能成为必需,以便为瞬态负载电流提供能量,就如一些ADC基准电压源输入电路一样。因此,最安全的法则是,利用数据手册来针对电路的负载条件,确定目标基准电压源对容性负载的基本要求。

    6. 基准电源的规格

    • 容差

      一般而言,最好选择具有要求值和精度的基准电压源,并尽量避免使用外部调整和缩放手段。这样做可以实现最佳的温度系数,因为小容差和低温度系数通常是相伴而生。对于是否有必要使用调整以及使用时间的问题,一定要使用建议的调整网络,其范围不得超过绝对必要的水平。当/如果需要使用额外的外部缩放手段时,则应使用精密运算放大器以及比例精确、温度系数低的跟踪薄膜电阻。

    • 温漂

      XFET和嵌入式齐纳基准电压源系列具有最好的长期漂移和温度系数性能。XFET系列可实现50 ppm/1000小时的长期漂移性能,嵌入式齐纳型则为25 ppm/1000小时。ADC或DAC的精度不一定优于其基准电压源。基准电压源的温度漂移会影响满量程精度。

    7. 负载灵敏度

    ​ 负载灵敏度(或输出阻抗)一般表示为负载电流的μV/mA,即mΩ或ppm/mA。但需要注意的是,如果不慎重考虑布局,外部布线压降可能在高电流下产生类似误差。使用短的大功率导线时,(+)输出和接地回路上的负载电流类误差将达到最低限度。对于最高精度,则通过缓冲放大器和开尔文检测电路(AD588、AD688、ADR39x)来为负载时的精密电压提供保障。

    ​ 缓冲基准电压源的输出是运算放大器的输出,因此,源阻抗为频率的函数。典型基准电压源的输出阻抗比直流值高6 dB/8倍频程,标称值大约是10 Ω(频率为几百kHz)。这一阻抗值可以用一个外部电容减小,其条件是基准电压源中的运算放大器在此类负载下能保持稳定。

    8. 线路灵敏度

    ​ 线路灵敏度(或调节)指输入的变化,一般表示为μV/V(或ppm/V),与运算放大器一样,基准电压源的线路灵敏度(或电源抑制比)随着频率的增大而下降,典型值为30至50 dB(频率为几百kHz)。为此,基准电压源的输入应高度去耦(LF和HF)。线路抑制比可用一个低压差预调节器加大。

    9. 噪声

    ​ 低噪声基准电压源是高分辨率系统的重要组成部分,用于防止精度下降。用户可通过外部滤波机制来降低噪声。多数好的IC基准电压源的噪声频谱密度都在$100 nV/\sqrt{Hz}$左右,因此,多数高分辨率系统显然需要额外的滤波机制,尤其是VREF值较低的系统。

    10. 基准电压源的脉冲电流响应

    ​ 基准电压源对动态负载的响应通常是个问题,尤其是在ADC和DAC的驱动应用中。负载电流的快速变化无一例外地会扰乱输出,通常会超过额定误差范围。在基准电压源的输出端装上一个旁路电容可能有助于处理负载瞬变,但许多基准电压源在大容性负载下不稳定。因此,必须确定所选器件能够满意地驱动所需输出电容。无论怎样,转换器基准电压源的输入都必须去耦——至少0.1 μF,如果电源中存在任何低频纹波,则还要增加5 - 50 μF。

    ​ 在需要用基准电压源来驱动大电容时,还必须认识到,其开启时间会延迟。可能需要进行试验,以便在基准电压源输出达到全精度之前确定延迟,但该延迟肯定比数据手册中针对低容性负载状态下的同一基准电压源要长。

    11. 面向高分辨率转换器的低噪声基准电压源

    ​ 许多数据转换器都有内部基准电压源,但这些基准电压源的性能往往会因转换器过程的限制而折衷。在这种情况下,使用外部基准电压源而不是内部基准电压源通常可以获得更好的整体性能。例如,AD7710系列24位ADC内置了一个2.5 V的内部基准电压源,0.1至10 Hz噪声为$8.3 μV rms (2600 nV/\sqrt{Hz})$,而AD780基准电压源噪声仅有$0.67 μV rms (200 nV/\sqrt{Hz})$。

    ​ 在用精度更高的外部基准电压源取代内部基准电压源时,还可能出现一个非常现实的问题。涉及到的转换器可能已在生产过程中用精度相对较低的内部基准电压源进行过调整,以达到额定性能要求。这种情况下,在转换器中使用精度更高的外部基准电压源反而可能带来更多的增益误差。

    二、 模拟开关和多路复用器基本知识

    1. CMOS开关基础

    ​ 互补MOS工艺(CMOS)可以产出优异的P沟道和N沟道MOSFET。并联连接PMOS和NMOS器件,结果会形成如图2所示的基本双向CMOS开关。这种组合有利于减少导通电阻,同时也可能产生随信号电压变化小得多的电阻。图3展示的是N型和P型器件的导通电阻随通道电压的变化。这种非线性电阻可能给直流精度和交流失真带来误差。双向CMOS开关可以解决这个问题。导通电阻大幅降低,线性度也得到了提升。图3底部曲线展示的是改进后的开关导通电阻特性的平坦度。

    0_1594561957589_CMOS互补开关.png

    0_1594561970372_导通电阻.png

    2. 基本CMOS开关中的误差源

    • 与处于导通状态的单个CMOS开关相关的直流误差下图所示。当开关导通时,直流性能主要受开关导通电阻(RON)和漏电流(ILKG)的影响。RG-RON-RLOAD组合形成一个阻性衰减器,结果会产生增益误差。漏电流ILKG流过与RG和RON之和并联的RLOAD的等效电阻。

    0_1594561995518_误差源一.png

    • 当开关断开时,漏电流可能引起误差,流过负载电阻的漏电流会在输出端产生一个对应的电压误差。

    • 下图显示的是影响CMOS开关交流性能的寄生器件。额外的外部电容会进一步导致性能下降。这些电容会影响馈通、串扰和系统带宽。在等效电路中,CDS会在传递函数A(s)的分子中形成一个零点。该零通常出现在高频下,因为开关导通电阻很小。带宽同时也是开关输出电容与CDS和负载电容的函数。该频率极点出现在等式的分母中。

      串联旁路电容CDS不但会在导通状态响应中形成一个零,同时也会在关断状态下导致开关馈通性能下降。当开关关断时,CDS将把输入信号耦合至输出负载中。较大的CDS值会导致较大的馈通值,后者与输入频率成比例。图11所示关断隔离度的下降随频率变化的函数。实现关断隔离最大化最简单的方式是选择CDS尽量小的开关。

    0_1594562010772_动态性能考虑.png

    • 影响系统性能的另一个交流参数是开关期间发生的电荷注入。下图所示为电荷注入机制的等效电路。当开关控制输入置位时,结果会使控制电路在CMOS开关的栅极处发生较大的电压变化(从VDD至VSS,反之亦然)。电压的这种快速变化会通过栅极-漏极电容CQ将一个电荷注入开关输出。耦合电荷的数量取决于栅极-漏极电容的大小。

      电荷注入会在开关过程中在输出电压中导致阶跃变化。

    0_1594562024485_电荷注入模型.png

    • 串扰与两个开关之间的电容相关,表示为CSS电容,如下图所示。

    0_1594562036603_串扰.png

    • 最后,开关本身有着自己的建立时间。下图显示了动态传递函数。建立时间可以计算是因为响应是开关和电路电阻与电容的函数。可以假定这是一个单极点系统,并计算建立目标系统精度所需时间常数的数量。

    0_1594562052955_建立时间.png

    3. 应用模拟开关

    ​ 应用模拟开关时,开关时间是一个重要的考虑因素,但是,不能将开关时间与建立时间相混淆。导通时间和关断时间只是从控制输入到开关切换间的传播延迟的一种衡量指标,主要由驱动和电平转换电路中的时间延迟导致。t~ON~和t~OFF~两个值一般是在从控制输入前沿的50%点到输出信号电平的90%点之间测量的。

    ​ 最好使用对R~ON~不敏感的电路,如同相放大器,或者对R~ON~要求高的场合使用R~ON~仅为数mΩ的继电器。

    4. CMOS开关和多路复用器中的寄生闩锁

    ​ 多数CMOS模拟开关是以结隔离CMOS工艺制成的。如果模拟开关引脚的正电压比V~DD~大或者负电压比V~SS~大,则可能发生寄生硅控整流器(SCR)闩锁现象。即使是瞬变条件(如在有输入电压时上电)也有可能激活寄生闩锁。如果传导电流过大(数百毫安或以上),结果可能损坏开关。

    ​ 一般而言,为了防止发生闩锁条件,CMOS器件的输入不得高于正电源0.3 V,也不得低于负电源0.3 V。请注意,这一限制同样适用于电源关断(V~DD~ = V~SS~ = 0 V)的情况,因此,当输入端存在信号时,如果此时将电源施于某个器件,则器件很可能闩锁。

    ​ 为了防止出现这种SCR闩锁,可以将一个串联二极管插入VDD和VSS引脚中,如下图所示。二极管会阻止SCR栅极电流。但是如果采用二极管保护模式,则开关各供电轨的模拟电压范围将减少一个VBE压降,在使用低电源电压时,这样做可能不太方便。

    0_1594562068097_防止闩锁.png

    ​ CMOS开关和多路复用器也可以免受过流的影响,其方法是插入一个串联电阻,把电流限制在安全电平以内,如下图所示,一般低于5-30 mA。鉴于RLOAD和RLIMIT形成的阻性衰减器,只有在开关驱动相对较高的阻抗负载的时候,这种方法方才有效。

    0_1594562079662_过流保护.png
    ​ 一种常见的输入保护法(防闩锁防过流)如下图所示,其中,肖特基二极管从输入引脚连接至各个电源电压。二极管实际上可以有效防止输入引脚超过电源电压达0.3-0.4 V以上,由此避免了闩锁条件的发生。另外,如果输入电压超过电源电压,则输入电流会经过外部二极管流至电源,而不流到器件中。肖特基二极管可以轻松处理50-100 mA瞬变电流,因而,R~LIMIT~电阻可以非常低。

    0_1594562093648_输入保护.png

    三、 视频多路复用器

    ​ 传统的CMOS开关和多路复用器在视频频率下往往存在多种劣势。它们的开关时间(通常为50 ns左右)不足以满足当今视频应用的需求,而且它们要求外部缓冲来驱动典型的视频负载。基于互补双极性技术的多路复用器在视频频率下表现更加卓越。当然,其代价是更高的功率和成本。


 

Copyright © 2018 bbs.dian.org.cn All rights reserved.

Looks like your connection to Dian was lost, please wait while we try to reconnect.